Sintesi logica
1) Sintesi logica :
La sintesi logica si occupa di descrivere il passaggio da una descrizione comportamentale a livello logico ad una descrizione strutturale, sempre a livello logico.
2) Circuiti combinatori e sequenziali :
Per i circuiti combinatori l´uscita è funzione soltanto della ingresso mentre per i circuiti sequenziali, l´uscita attualeè funzione degli ingressi e dello stato precedente.
3) Sistema ottimizzato su due livelli di logica:
Può essere implementato mediante una Or di And oppure mediante una And di Or, in entrambe i casi il primo livello di logica ha un numero di ingressi talmente elevato per ogni porta da rendere impraticabile tale ottimizzazione.
4) Trasformare la funzione 
in una somma di mintermini :
5) Rappresentazione dei mintermini per un circuito a più uscite :
Si hanno due colonne, in una compare il mintermine ossia una configurazione di ingressi espressa direttamente in termini di 0 ed 1 mentre nella altra compaiono le uscite, delle quali se ne considera ad 1 soltanto una alla volta.
6) Mappa K :
È adatta alla minimizzazione di funzioni fino a 4 ingressi, le loro possibili combinazioni di ingresso sono rappresentate in codice Gray in modo che configurazioni adiacenti differiscano soltanto per un bit.
7) Configurazioni logiche per rappresentare una somma di prodotti :
Si può utilizzare o una And di Or oppure sfruttare le regole di De Morgan ed utilizzare una Nand di Nand, tale soluzione è la migliore in quanto la porta And è la più semplice da realizzare e la più veloce, inoltre è sempre meglio utilizzare tutte porte dello stesso tipo in modo da ottimizzare la area.
8) Implicante e sua rappresentazione :
Un implicante è un insieme di mintermini nei quali alcuni ingressi invece che essere determinati ad 1 oppure 0 possono essere delle X , Don´t Care.
9) Copertura e tipologie :
Una copertura è un gruppo di implicanti tali da coprire tutti i mintermini. La copertura minima contiene il numero minimo di implicanti tali da coprire tutto l´insieme, la copertura è invece irridondante se alcuni implicanti sono contenuti all´interno di altri.
10) Implicante primo ed implicante essenziale :
Un implicante è primo se non è interamente contenuto in un altro implicante, esso è poi anche essenziale se contiene almeno un mintermine non contenuto in alcun altro implicante, pertanto deve essere necessariamente compreso nella copertura minima.
11) Minimizzazione esatta a due livelli :
Si utilizza il seguente algoritmo :
a) si identificano i mintermini
b) si cercano i mintermini che hanno meno
12) Minimizzazione euristica a due livelli :
La minimizzazione esatta spesso può portare ad un numero molto elevato di mintermini, con la minimizzazione euristica si cerca di evitare di calcolarli tutti preventivamente, si utilizzano pertanto delle regole che consentono di individuare dei mintermini a partire da un gruppo iniziale e successivamente vengono eliminati i mintermini compresi.
13) Espansione :
Si parte da un mintermine e si prova ad espandersi in tutte le direzioni sfruttando delle regole euristiche, naturalmente sono valide le configurazioni di arrivo per le quali si ha un implicante costituito da un numero pari di mintermini.
14) Riduzione :
Si parte da una coppia di implicanti che si sovrappongono e si cerca di ridursi a implicanti che non si sovrappongono.
15) Cambiamento di forma :
Un implicante può essere trasformato in un implicante avente un´altra forma.
16) Ottimizzazione logica di circuiti combinatori multilivello :
I circuiti combinatori multilivello sono i più utilizzati seppure sono abbastanza difficili da sintetizzare, si basano su un grafo nel quale vi sono dei vertici per gli ingressi, dei vertici per l´uscita ed altri vertici che contengono delle funzioni che consentono di passare dall´ingresso all´uscita. Sono previste le seguenti tecniche di ottimizzazione del grafo :
a) Eliminazione
b) Decomposizione
c) Semplificazione
d) Estrazione
e) Sostituzione
17) Metodi di ottimizzazione :
Si può ottimizzare sia la area che le prestazioni
18) Condizione di testabilità :
Un circuito è testabile a patto che non vi siano coperture irridondanti nella sua mappa K.
19) ATPG :
Automatic Test Pattern Generator, si tratta di uno strumento che si prefigge di individuare un insieme di vettori di ingresso in grado di testare completamente il circuito.
20) Macchina di Mealy e di Moore :
Una macchina di Mealy è una macchina a stati per la quale l´uscita è funzione soltanto degli stati mentre la macchina di Moore è una macchina a stati per la quale l´uscita è funzione sia dello stato che degli ingressi.
21) Diagramma a stati :
In un diagramma a stati, i vertici rappresentano gli stati, gli archi rappresentano le transizioni da uno stato ad un altro e sono pesati con due stringhe di bit, una individua la configurazione degli ingressi e la altra la configurazione delle uscite.
22) Ottimizzazione di un sistema sequenziale :
L´ottimizzazione si articola in tre fasi :
a) individuazione del n° minimo di stati, si effettua individuando l´intersezione tra l´insieme degli stati che hanno lo stesso ingresso e la stessa uscita e l´insieme degli stati che hanno lo stesso ingresso e lo stesso stato finale. Tra gli altri stati poi si prescelgono quelli che consentono di ottenere la copertura.
b) Si associa una parola binaria ad ogni stato
c) Si accende la macchina